본문으로 건너뛰기
🏢 About Us
📘 Wiki
🧭 Navi
🛠️ 도구
▶️ Verilog Simulator · RTL Studio
🔬 Verilog Analyzer
📈 Waveform Editor
🔢 HEX·DEC·OCT·BIN 통합 계산기
🎮 미니게임
🎰 Daily 링 룰렛 (uint32)
⚾ Daily 숫자 야구 (5자리)
🎯 Daily 숫자 맞히기 (4자리)
🧩 Daily 슬라이드 퍼즐 (4×4)
🔗 Links
🧩 SGDH Git
💬 SGDH Community
🎬 SGDH YouTube
📜 Open source
📧 Contact us
KO
KO
EN
RTL Studio
지금 RTL Studio에서 열기
무료
설치 없음
풀 IDE
아래는 설계독학 테스트용 시뮬입니다
바로 시작
→
에디터·파형·시뮬(기본)은 브라우저에서만 동작합니다. 호스팅 서버 CPU는 시뮬에 사용하지 않습니다.