Global Top 5 Fabless 현직 설계자로, 실무형 RTL/ASIC/FPGA 강의를 기획하고 운영합니다.
FREE TOOLS
설치 없이 바로 쓰는 무료 브라우저 설계 도구
Verilog 합성·시뮬, 파형 보기, 타이밍 다이어그램까지 브라우저에서 바로 씁니다.
지금 보이는 것도 전부 무료이고, 앞으로도 도구를 더 붙여 나갈 예정입니다.
자주 찾게 되실 거예요. 브라우저 즐겨찾기에 넣어 두면 다음에 바로 돌아오기 편합니다.
MINI GAME (경험치 UP)
매일 한 판, 참석만 해도 경험치가 쌓여요
로그인만 해 두시면 방문만으로도 경험치가 쌓이고, 연속으로 오실수록 보너스가 붙어요.
숫자 야구·맞히기·슬라이드·링 룰렛은 매일 자정(KST) 새 회차이며, 회차가 끝나면 순위에 따라 XP가 반영돼요.
ROADMAP
입문부터 현업까지,
레벨별로 이어지는 강의 로드맵
카드만 누르면 강의 페이지로 바로 이동합니다.
인프런·패스트캠퍼스는 플랫폼마다 서로 다른 커리큘럼만 담아, 중복 없이 이어집니다.
Category / Level
L1. 입문 (대학교 1~2년)
L2. 취업준비 (대학교 3~4년)
L3. 대학원/설계 신입
L4. 현업자 (Advanced)
Language (필수 지식)
사전지식 !! (C 언어, 논리회로)
Basic이론
설계공부를 시작하시기 전에 꼭 필수로! 공부하고 오시는 것을 추천드립니다.
설계독학맛비의 Verilog HDL Season0 (문법 마스터 클래스)
오픈강의Basic실습이론S125y
처음 시작하는 분들을 위한 Verilog HDL 필수 기초 문법 강의입니다.
System Verilog LRM 문법 강의
26y 예정Basic실습이론26y
SystemVerilog 문법 체계를 실무에서 바로 쓰게끔 구조적으로 설명합니다.
Verilog HDL Season2 (AMBA AXI4 인터페이스)
오픈강의Advanced실습이론S226y
AMBA AXI4 인터페이스 설계를 프로젝트 단위로 다룹니다.
설계독학's Verification Guide Assertion / Coverage / UVM (27y)
준비중Advanced실습이론27y
Assertion/Coverage/UVM 흐름으로 검증 생산성을 높이는 방법을 다룹니다.
FPGA / Embedded
설계독학맛비's FPGA Season2
26y 예정Advanced실습이론26y
FPGA Season2 심화 과정으로 시스템 단위 설계/검증을 다룹니다.
실무 및 취업
Verilog 면접 기출 문제 풀이 (Season1)
오픈강의Basic실습이론S126y
취업 면접에서 반복되는 RTL/타이밍 질문을 집중 공략합니다.
RISC-V로 배우는 컴퓨터 구조
준비중Basic실습이론27y
RISC-V로 컴퓨터 구조를 설계 관점에서 다시 이해하는 강의입니다.
AI HW 설계 바이블
오픈강의Advanced실습이론26y
AI 연산 구조와 하드웨어 구현 전략을 설계 관점으로 정리합니다.
RISC-V 실전 설계
준비중Advanced실습이론28y
실전 SoC 관점에서 RISC-V 코어를 바라보며 설계/검증 포인트를 다룹니다.
실시간 영상처리
준비중Advanced실습이론27y
영상처리 파이프라인을 하드웨어 구조로 분해하고 최적화하는 강의입니다.
Verilog 면접 기출 문제 풀이 (Season2)
26y 예정Advanced실습이론S226y
현업/경력직 레벨의 심화 면접 문제를 시즌2로 확장해 풀이합니다.
High Level Synthesis (26y)
26y 예정Advanced실습이론26y
HLS 도입 전략과 RTL 협업 포인트를 실제 개발 흐름에 맞춰 정리합니다.
SoC 박사 출신으로 현업 설계/개발 전 영역을 아우르며 실무 중심 커리큘럼을 함께 만들고 있습니다.
DD
만능엔지니어
외국계 SW 출신으로 ARM 임베디드 SW와 HW 연동을 담당하며, Linux/FPGA 기반 시스템 실전형 강의제작
이파란
System SW Engineer
차장급 디지털 설계 엔지니어로, 실전 코딩테스트/면접형 Verilog 강의를 제작합니다.
에타
RTL Engineer
HLS와 설계 자동화 도메인에 강점이 있으며, 고급 설계 생산성 향상 트랙을 준비 중입니다.
크맨
HLS Master
Processor 연구 기반의 설계/검증 방법론을 실무에 적용할 수 있게 풀어내는 콘텐츠를 담당합니다.
세미푸스
Computer Science PhD
방산 대기업에서 사용하는 FPGA 임베디드 시스템 실무를 중심, HW-SW 통합 관점의 학습 방향을 제시합니다.
리어리
FPGA Embedded
AI를 RTL 설계 흐름에 얹었을 때 실무에서 어떤 이득이 나는지 끊임없이 탐색하고, 실험과 콘텐츠로 그 쓸모를 가시화합니다.
나테
AI RTL Explore
설계독학 팀과 함께 지식을 나누고 성장할 크루를 모집합니다.